三星携手美企改善3纳米良率，希望赶超台积电

IT之家 11 月 19 日音讯，征引韩媒 Naver 报道，三星曾经与美国的 Silicon Frontline Technology 公司协作，以进步其半导体芯片在消费过程中的良率，以便于在 3 纳米工艺上赶超台积电。

报道中称，三星电子先进制程良率十分低，自 5 纳米制程开端不时存在良率问题，在 4 纳米和 3 纳米工艺上状况变得愈加糟糕。据传三星 3 纳米处置计划制程自量产以来，良率不超越 20%，量产进度堕入瓶颈。

三星目前在 4 纳米和 5 纳米工艺节点上呈现了与产量有关的问题，该公司不希望这个问题再次出往常 3 纳米工艺上。因而希望经过和 Silicon Frontline Technology 公司协作，辅佐三星晶圆厂中止前端（front-end）工艺和芯片性能改进。

IT之家了解到，这家美国公司提供芯片审定评价和 ESD（静电放电）预防技术。ESD 是构成半导体芯片缺陷的主要缘由之一，是由制造过程中设备和金属之间的摩擦构成的。据报道，三星在芯片设计和消费过程中曾经与 Silicon Frontline 公司协作了很长时间，并取得了令人称心的结果。该公司往常将在芯片考证过程中运用该公司的技术。